AMD Zen 6 架構曝光 Ryzen 處理器有望升至 24 核心

半小時 543

AMD 下一代 Zen 6 處理器架構有望為 Ryzen 系列帶來重大升級，不但可能推出最多 24 核心的桌面處理器，更有機會讓 Ryzen X3D 遊戲處理器配備 12 核心及高達 144MB L3 快取。新架構同時改善核心設計及運算效率，即使遊戲未能充分利用所有核心，仍有望獲得效能提升。

AMD 最近在介紹新一代 EPYC Venice 伺服器處理器的技術簡報中，公開 Zen 6 架構的更多細節。雖然 AMD 尚未正式公布採用 Zen 6 的消費級 Ryzen 產品，但兩個系列採用相同的底層 CPU 架構，因此相關設計亦可能應用於未來桌面處理器。

根據公開資料，Zen 6 每個核心晶片（CCD）可容納 12 個完整效能核心，並配備 48MB 共用 L3 快取。相比 Zen 5 每個 CCD 的 8 核心及 32MB L3 快取，核心數量與快取容量均增加 50%，每個核心平均仍維持 4MB 快取。

這項改變意味著 AMD 未來有機會透過兩個 CCD 組成最多 24 核心的 Ryzen 桌面處理器。

對遊戲玩家而言，Zen 6 最大優勢之一，是能夠將 12 個核心整合至單一 CCD。現時 12 核心 Ryzen 處理器需要使用兩個 CCD，當遊戲工作負載分散至不同 CCD 時，跨晶片通訊可能增加延遲。

Zen 6 則有機會讓全部 12 個核心共用同一組 L3 快取，減少跨 CCD 通訊帶來的延遲問題。

此外，AMD 已在 EPYC Venice-X 伺服器處理器展示類似配置，將 48MB 原生 L3 快取與 96MB 3D V-Cache 堆疊快取結合，令單個 12 核心 CCD 的 L3 快取總容量達到 144MB。

相比現有 Ryzen X3D 每個 CCD 提供的 96MB L3 快取，新設計的快取容量增加 50%。假如未來 Ryzen X3D 採用相同配置，將可同時提供更多核心及更大的共用快取。

單一 CCD 設計亦可能簡化 X3D 處理器的工作排程。現時部分雙 CCD X3D 型號需要額外排程機制，確保遊戲優先使用具備 3D V-Cache 的核心，而 12 核心單 CCD 設計有望減少這方面的複雜程度。

除了增加核心及快取，Zen 6 在架構方面亦有多項改進，包括提升分支預測準確度、加快錯誤預測後的恢復速度，以及擴大執行資源。

新架構的操作快取容量增加至約 6,750 個項目，前端每個時脈週期最多可提供 18 個操作，有助改善每時脈週期指令執行效率（IPC）。

AMD 在技術簡報中亦展示，針對 AI 及伺服器工作負載進行測試時，高密度 Zen 6c 核心的幾何平均 IPC 相比 Zen 5 提升約 27%。

不過，這項數據並非標準 Zen 6 核心的遊戲測試結果，因此不能直接視為下一代 Ryzen 遊戲效能的提升幅度。

目前 AMD 尚未公布消費級 Zen 6 Ryzen 處理器的時脈、功耗及最終核心配置。24 核心 Ryzen 與 144MB 快取 Ryzen X3D 仍屬架構技術所帶來的潛在產品方向，實際規格仍有待官方確認。